第7章 可编程逻辑器件及其应用 ASIC 全定制芯片半定制芯片 PLD 属于半定制芯片 z PLD 是可编程逻辑器件（Programmable Logic Device ）的英文缩写。 z 可编程逻辑器件是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的逻辑门和触发器等基本逻辑元件。通过编程可以设置其逻辑功能。z PLD 编程: 利用开发工具对PLD 进行加工，即按设计要求将这些片内的元件连接起来，使之完成某个逻辑电路或系统的功能，成为一个专用集成电路（ASIC—Application Specific Integrated Circuit ）。 PLD 低密度可编程逻辑器件（LDPLD ） 高密度可编程逻辑器件（HDPLD ） —小于700门/片 —包括PROM 、PLA 、PAL 和GAL －大于700门/片，最高可达25万门/片－包括EPLD 、CPLD 、FPGA PLD 按集成密度分类 PLD 一次性编程（One Time Programmable ，OTP ）器件 可多次编程器件 —只允许对器件编程一次，编程后不能修改 —集成度高、工作频率和可靠性高、抗干扰性强－可多次修改设计，特别适合于系统样机的研制 PLD 按编程方式分类 §7-1 PLD的基本原理 一、基本组成 核心 组合电路可用一个或多个“ 与-或”表达式来描述；时序电路是由组合电路和触发器电路构成。 二、PLD编程 A B C D F F ＝ABCD （不可编程） 若熔线1、2、3、4均接通，则 F ＝ABCD 若熔线1、2烧断，则 F ＝CD （可编程） 1.采用一次性编程的熔丝或反熔丝 2.采用紫外线擦除、电可编程，即采用EPROM 、UVCMOS 工艺结构 3.采用电擦除、电可编程，如E 2PROM 、快闪（Flash ）存储 4.基于静态存储器SRAM 结构 PLD 的各种编程方式 一次性编程器件！！ 可多次编程器件
清华大学数字电路题库 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +
第七章 D/A转换器和A/D转换器 A/D转换器和D/A转换器是反馈控制系统中，不可缺少的集成电路器件，它在系统中起着“数字至模拟”或“模拟至数字”的桥梁性作用。本章要求学生理解D/A转换器和A/D转换器的工作原理，掌握他们的主要性能指标和使用方法。 第一节 基本知识、重点与难点 一、基本知识 （一）D/A转换器和A/D转换器的基本原理 D/A转换器和A/D转换器的主要技术参数有转换速度、转换精度、抗干扰能力等。在选用D/A转换器和A/D转换器时，一般根据这几个性能指标综合考虑。分辨率和转换误差影响D/A转换器的精度，转换时间影响转换器的转换速度。 A/D转换器是将模拟量转换成数字量，转换过程包括采样、保持、量化和编码4个步骤。 D/A转换器是将数字量转换成模拟量，它通过电阻网络、模拟开关和运算放大器将数字量转换成电流，再用加法器将各有效支路电流相加并转换成电压。 （二）D/A转换器 1．权电阻网络 权电阻网络由一组电阻组成，其中每个权电阻的阻值与该电阻所对应的权位成反比。使流过每个接到基准电源U REF上电阻的电流和对应的权值成正比。 权电阻网络D/A转换器的优点是电路结构简单，所用元器件数量较少。但当二进制数位较多时，权电阻值种类多，且阻值分散，使得转换精度较低。 2．R-2R网络 R-2R网络D/A转换器中各支路的电流直接流入运算放大器的反相端，它们之间不存在传输误差，因而提高了转换速度，减小了动态过程中在输出端可能出现的尖峰脉冲。由于只采用了R和2R两种阻值，因此能比较容易保证电阻网络的精度，也容易集成化。 3．集成D/A转换器 目前市场集成D/A转换器的芯片种类较多，可根据电路系统要求的技术参数，参考数据手册，综合考虑选用集成D/A转换器。 （三）A/D转换器 1．并行比较型A/D转换器 并行比较型A/D转换器是高速A/D转换器，其转换不需要反复，在所有种类A/D转换器中转换速度最快。然而这种A/D转换器的缺点是分辨率低，比较器的数量也随着数字量的增加而增加。因此，并行比较型A/D转换器一般用在转换速度快而精度要求不高的场合。 2．串行比较型A/D转换器 串行比较型A/D转换将模拟信号依时间顺序通过一连串的比较器，后面比较器的输入信号反映了前面比较器的剩余。由于后一位的比较需要使用前一位的结果，所以这种转换器的转换速率不可能做得很高。但相同分辨率的A/D转换器，串行比较法较并行比较法少
第七章 时序逻辑电路 1.电路如图P7.1所示，列出状态转换表，画出状态转换图和波形图，分析电路功能。 图P7.1 解： （1）写出各级的W.Z 。 D 1=21Q Q ，D 2=Q 1，Z=Q 2CP ( 2 ) 列分析表 ( 3 ) 状态转换表 （4）状态转换图和波形图。 Q 2 Q 1 D 2 D 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 1 Q 2 Q 1 Q 2n+1 Q 1n+1 Z 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 0 1 CP CP Q 1 0 Q 1 0 Z ( b ) Q 2 Q 1 /Z ( a ) 01/0 11/1 10/1 00/0
图7.A1 本电路是同步模3计数器。 2. 已知电路状态转换表如表P7.1所示，输入信号波形如图P7.2所示。若电路的初始状态为Q2Q1 = 00，试画出Q2Q1的波形图（设触发器的下降沿触发）。 解：由状态转换表作出波形图 3. 试分析图P7.3所示电路，作出状态转换表及状态转换图，并作出输入信号为0110111110相应的输出波形（设起始状态Q2Q1 = 00）。 ( a ) 表P7.1 X Q2 Q1 0 1 00 01 10 11 01/1 10/0 10/0 01/1 11/1 10/0 11/0 00/1 Q2n+1 Q1n+1/Z CP X Q1 0 Q2 0 Z 图P7.2 CP X Q1 0 Q1 0 Z
( b ) 解：（1）写W.Z 列分析表 J 1 = XQ 2 1Q Q X K 1 = X ( 2 ) 作出状态转换表及状态转换图 （3）作出输出波形图： 1 根据状态转换表，作出状态的响应序列，设y = Q 2Q 1 X ： 0 1 1 0 1 1 1 1 1 0 y n ： 0 0 2 1 0 2 1 3 3 3 y n+1： 0 2 1 0 2 1 3 3 3 0 Z ： 1 1 1 1 1 1 1 0 0 1 2 根据状态响应序列画响应的输出波形。
第五章 CMOS 反相器 第一节 对逻辑门的基本要求
（1）鲁棒性（用静态或稳态行为来表示）
静态特性常常用电压传输特性（VTC）来表示（即输出与输入的关系）， 传输特性上具有一些重要的特征点。 逻辑门的功能会因制造过程的差异而偏离设计的期望值。 V(y) 电压传输特性（直流工作特性）
VOH f
V(y)=V(x)
VM
开关阈值
VOL VOL VOH
VOH = f(VOL) VOL = f(VOH) VM = f(VM)
V(x)
额定电平
2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第1页
（2）噪声容限：芯片内外的噪声会使电路的响应偏离设计的期望值 （电感、电容耦合，电源与地线的噪声）。 一个门对于噪声的敏感程度由噪声容限表示。
可靠性―数字集成电路中的噪声
v(t) i(t)
V DD
电感耦合
电容耦合
电源线与地线噪声
噪声来源： （1）串扰 （2）电源与地线噪声 （3）干扰 （4）失调 应当区分： （1）固定噪声源 （2）比例噪声源 浮空节点比由低阻抗电压源驱动的节点更易受干扰 设计时总的噪声容限分配给所预见的噪声源
2004-9-29 清华大学微电子所《数字大规模集成电路》 周润德 第5章第2页
噪声容限（Noise Margin）
V
“1” V OH V IH
out OH 斜率 = -1
V
不确定区 斜率 = -1
IL
V “0” V
V
OL
OL V IL V IH V in
2004-9-29
清华大学微电子所《数字大规模集成电路》 周润德
第5章第3页
第七章D/A 和A/D 转换器 7.1填空 1、8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为40mV 。若输入为10001000，则输出电压为5.32V 。 2、A/D转换的一般步骤包括采样、保持、量化和编码。 3、已知被转换信号的上限频率为10kH Z，则A/D转换器的采样频率应高于 20kH Z。完成一次转换所用时间应小于50μs。 4、衡量A/D转换器性能的两个主要指标是精度和速度。 5、就逐次逼近型和双积分型两种A/D转换器而言，双积分型抗干扰能力强； 逐次逼近型转换速度快。 7.2 CP U O -0.625V -1.25V -1.875V -2.5V 7.3 2R 2R 2R 2R 2R R R R 2R Q0 Q1 Q2 Q33R R R U O &- + - + CP u i + - 四位二进制计数器Rd V A G 首先将二进制计数器清零，使U o=0。加上输入信号（U i>0)，比较器A输出高电平，打开与门G，计数器开始计数，U o增加。同时U i亦增加，若U i>U o，继续计数，反之停止计数。但只要U o未达到输入信号的峰值，就会增加，只有当U o=U imax 时，才会永远关闭门G，使之得以保持。 7.4 1、若被检测电压U I(max)=2V，要求能分辨的最小电压为0.1mV,则二进制计数器的容量应大于20000；需用15位二进制计数器 2、若时钟频率f CP=200kH Z，则采样时间T1=215×5μs=163.8ms 3、T RC 2V5V 1?=RC=409.5ms 7.5 1、完成一次转换需要36μs2、A/D转换器的输出为01001111 18
第二节 乘法器
（一）乘法器的应用与实现： （1）应用： 1. 硬件乘法器可大大提高运算速度，超过软件实现 2. 数字信号处理（DSP） 相关（Correlation）、滤波（Filtering） 卷积（Convolution）、频率（Frequency） 3. 与其它运算电路集成，组成功能很强的协处理器 （2）实现： 1. 求部分积 2. 移位 3. 相加 （3）分类： 1. 并行：a）组合阵列 b）脉动阵列
2004－11－17 清华大学微电子所《数字大规模集成电路》 周润德 第7章（2）第 1 页
c）波茨编码 d）Wallace Tree e） 流水线式 2. 串行 3. 串并行 （4）选择乘法器的原则： 1. 速度 2. 数据处理量（Throughput） 3. 精度 4. 面积 （二）组合阵列乘法器（Array Multiplier） m ?1n ?1 （1）基本原理：
P=
i =0 j =0
∑
∑ ( xi
yj
) 2i + j
个，由与门产生。
第7章（2）第 2 页
xi y j 称为“部分积”位（点积），共有 mn
2004－11－17 清华大学微电子所《数字大规模集成电路》 周润德
（2）RCA 阵列乘法器结构：
2004－11－17
清华大学微电子所《数字大规模集成电路》 周润德
第7章（2）第 3 页
RCA 阵列乘法器结构： 对
n × n 位乘法器， 共需
m × n 位乘法器， 共需
个半加器（ HA ） n(n ? 2) 个全加器（ FA ） 2 n 个与门 （ AND ） 个半加器（ HA ） 个全加器（ FA ） 个与门 （ AND ）
n
对
n mn ? m ? n mn
2004－11－17
清华大学微电子所《数字大规模集成电路》 周润德
第7章（2）第 4 页
2003春季学期数字电子期末试题 教学站 班级 姓名 一、 按要求回答下列问题： 1. 用代数法化简 (1) )()(1C B A C B A C B A P ++?++?++= (2) P 2=AB +C B C A + 2. 对逻辑运算判断下述说法是否正确，正确者在其后（ ）内打对号，反之打×。 （1） 若X+Y=X+Z ，则Y=Z ；( ) （2） 若XY=XZ ，则Y=Z ；( ) （3） 若X ⊕Y=X ⊕Z ，则Y=Z ；( ) 3. 函数式F=C B A ⊕⊕写成最小项之和的形式，结果应为m ∑( )。 4. 用卡诺图化简: D C A C B A D C D C A ABD ABC F +++++=
5填空： （1） 由TTL 门组成的电路如图1所示，已知它们的输入短路电流为I is ＝1.6mA ，高电平输入漏电流I iH ＝40μA 。试问：当A=B=1时，G 1的（拉，灌） 电流为 mA ；A=0时，G 1的（拉，灌） 电流为 mA 。 & G 3 &&G 1G 2A B 图1 （2） TTL 门电路输入端悬空时，应视为 ；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 （3.5V ，0V ，1.4V ）。 （3） 集电极开路门（OC 门）在使用时须在 之间接一电阻（输出与地，输出与输入，输出与电源）。 6. 由TTL 门组成的电路如图2所示，G 1和G 2为三态门，分别写出R=100Ω和R ＝100k Ω时输出Y 的表达式。 X A B & & ≥1 G 1 G 2R G 3Y 图2
二、分析图3所示电路的逻辑功能，写出输出的逻辑表达式并化简，列出真值表，说明其逻辑功能。 A B & & & & & & & C Y 图3
《数字电路与逻辑设计》作业 教材：《数字电子技术基础》 （高等教育出版社，第2版，2012年第7次印刷）第一章： 自测题： 一、 1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路 5、各位权系数之和，179 9、01100101，01100101，01100110； 11100101，10011010，10011011 二、 1、× 8、√ 10、× 三、 1、A 4、B 练习题： 1.3、解： (1) 十六进制转二进制： 4 5 C 0100 0101 1100 二进制转八进制：010 001 011 100 2 1 3 4 十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10 所以：(45C)16=(10001011100)2=(2134)8=(1116)10 (2) 十六进制转二进制： 6 D E . C 8 0110 1101 1110 . 1100 1000二进制转八进制：011 011 011 110 . 110 010 000 3 3 3 6 . 6 2 十六进制转十进制：(6DE.C8)16=6*162+13*161+14*160+13*16-1+8*16-2=(1758.78125)10所以：(6DE.C8)16=(011011011110. 11001000)2=(3336.62)8=(1758.78125)10
(3) 十六进制转二进制：8 F E . F D 1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 010 4 3 7 6 . 7 7 2 十六进制转十进制： (8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10所以：(8FE.FD)16=(100011111110.11111101)2=(437 6.772)8=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D 0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 010 3 6 3 6 . 7 7 2 十六进制转十进制： (79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10所以：(8FE.FD)16=(011110011110.11111101)2=(3636.772)8=(1950.98828125)10 1.5、解： (74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD (45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD (136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD 1.8、解 （1）(+35)=(0 100011)原= (0 100011)补 （2）(+56 )=(0 111000)原= (0 111000)补 （3）(-26)=(1 11010)原= (1 11101)补 （4）(-67)=(1 1000011)原= (1 1000110)补
wang_hong@tsinghua.edu.cn the time) solves the "FINITE" baby won’t run out of memory wang_hong@tsinghua.edu.cn wang_hong@tsinghua.edu.cn Memory wang_hong@tsinghua.edu.cn
wang_hong@tsinghua.edu.cn wang_hong@tsinghua.edu.cn wang_hong@tsinghua.edu.cn 第七章输入/ 出电路 I/O 输入/出控制 输出引脚数目有限 wang_hong@tsinghua.edu.cn Random-Access-Memory ）
wang_hong@tsinghua.edu.cn 7.2 ROM wang_hong@tsinghua.edu.cn wang_hong@tsinghua.edu.cn 地 址 数 据 A 0~A n-1 W0W(2n -1) D0Dm-1 wang_hong@tsinghua.edu.cn 两个概念： ?存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”?存储器的容量：“字数x 位数”
wang_hong@tsinghua.edu.cn wang_hong@tsinghua.edu.cn 7.2.2 可编程ROM （PROM ） 总体结构与掩模ROM 一样，但存储单元不同 wang_hong@tsinghua.edu.cn 7.2.3 可擦除的可编程ROM （EPROM ）wang_hong@tsinghua.edu.cn
清华大学数字电路题库 一、填空题: （每空1分，共10分） 1．(30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门
3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、D、双积分A/D转换器 7．某电路的输入波形u I 和输出波形u O 如下图所示，则该电路为（）。
A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。（每题6分，共12分） 1、写出如图1所示电路的真值表及最简逻辑表达式。
清华大学数字电路题库一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）
B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +
